Implementação de um demodulador 4-QAM em FPGA
Carregando...
Tipo
TCC
Data de publicação
2020-12-14
Periódico
Citações (Scopus)
Autores
Silva, João Gabriel dos Santos
Orientador
Jerji, Fadi
Título da Revista
ISSN da Revista
Título de Volume
Membros da banca
Programa
Resumo
O objetivo deste trabalho é apresentar os fundamentos da implementação em matriz de portas programáveis em campo, do inglês Field-programmable gate array (FPGA), um demodulador de um sinal modulado em amplitude e quadratura, do inglês Quadrature Amplitude Modulation (QAM) utilizando a técnica de a razão logarítmica da verossimilhança, do inglês Log-likelihood Ratio (LLR), para determinar a probabilidade da cada bit do símbolo recebido ser 0 ou 1.
O cálculo do LLR foi baseado método Max-Log-Map, no qual elimina os exponenciais e os logaritmos, considerando apenas as distâncias Euclidianas.
A implementação foi realizada em circuitos integrados de altíssima velocidade, do inglês Very High Speed Integrated Circuit (VHDL)e testada através do próprio testbench do software Vivado 2020.1.
Foram comparados os resultados de precisão e tempo de cálculo do processo de modulação utilizando o LLR e da modulação usando software.
Pode-se concluir que embora a alta complexidade de implementação de um demodulador M-QAM LLR em FPGA, o seu uso para está aplicação é viável, visto que o erro máximo foi de 0,001 em comparação com a implementação do software, além do tempo de execução ser menor no FPGA. Isso se deve pela possibilidade de execução de cálculo em paralelo.
The objective of this paper is to present the fundamentals of a implementation of field programmable gate array (FPGA), an Quadrature Amplitude Modulation (QAM) demodulator using the Log-likelihood Ratio (LLR), to determine the probability of each bit of the received symbol being 0 or 1. The LLR calculation was based on the Max-Log-Map method, in which it eliminates exponentials and logarithms, considering only Euclidean distances. The implementation was carried out in Very High Speed Integrated Circuit (VHDL) and tested through the Vivado 2020.1 software testbench itself. The results of precision and calculation time of the modulation process were compared using FPGA implementation and software implementation. It can be concluded that although the high complexity of implementing an M-QAM LLR demodulator in FPGA has a high complexity, its use for this application is feasible, since the errors are very low in comparation with the software with a maximum value of 0,001 to the software, besides the execution time being less in the FPGA. This is due to the possibility of performing calculations in parallel.
The objective of this paper is to present the fundamentals of a implementation of field programmable gate array (FPGA), an Quadrature Amplitude Modulation (QAM) demodulator using the Log-likelihood Ratio (LLR), to determine the probability of each bit of the received symbol being 0 or 1. The LLR calculation was based on the Max-Log-Map method, in which it eliminates exponentials and logarithms, considering only Euclidean distances. The implementation was carried out in Very High Speed Integrated Circuit (VHDL) and tested through the Vivado 2020.1 software testbench itself. The results of precision and calculation time of the modulation process were compared using FPGA implementation and software implementation. It can be concluded that although the high complexity of implementing an M-QAM LLR demodulator in FPGA has a high complexity, its use for this application is feasible, since the errors are very low in comparation with the software with a maximum value of 0,001 to the software, besides the execution time being less in the FPGA. This is due to the possibility of performing calculations in parallel.
Descrição
Palavras-chave
comunicações digitais , sistemas de comunicações digitais , modulação Q-QAM , FPGA , VHDL , LLR , ponto flutuante , digital communications , digital communications systems , Q-AM modulation , floating point